【导读】?；さ缏肥俏朔乐沟缏分械墓丶舾行推骷艿焦鳌⒐?、过热等冲击的损害。而?；さ缏返挠帕庸叵档降缱硬返闹柿亢褪倜?。拥有强固的静电放电保护和减少不必要的电磁干扰、射频干扰也是电子产品小型化、高性能化的必要前提。
随着设备的越来越小和融入性能的不断增加，ESD以及许多情况下的EMI/RFI抑制已无法涵盖在驱动所需接口的新一代IC当中。 另外，先进的系统级芯片(SoC)设计都是采用几何尺寸很小的工艺制造的。为了优化功能和芯片尺寸，IC设计人员一直在不断减少其设计的功能的最小尺寸。IC尺寸的缩小导致器件更容易受到ESD电压的损害。过去，设计人员只要选择符合IEC61000-4-2规范的一个?；げ肪妥愎涣?。因此，大多数?；げ返氖荼碇话ǚ掀兰兑蟆Ｓ捎诩傻缏繁涞迷嚼丛矫舾?，较新的设计都有?；ぴ绰惚曜计兰?，但ESD冲击仍会形成过高的电压，有可能损坏IC。因此，设计人员必须选择一个或几个?；げ?，不仅要符合ESD脉冲要求，而且也可以将ESD冲击钳位到足够低的电压，以确保IC得到?；?。
图1：美国静电放电协会(ESDA)的ESD?；ひ?br />
一、先进技术实现强大ESD?；?
安森美半导体的ESD钳位性能备受业界推崇，钳位性能可从几种方法观察和量化。使用几个标准工具即可测量独立ESD保护器件或集成器件的ESD钳位能力，包括ESD保护功能。第一个工具是ESD IEC61000-4-2 ESD脉冲响应截图，显示的是随时间推移的钳位电压响应，可以看出ESD事件中下游器件的情形。
图2：ESD钳钳位截图
除了ESD钳位屏幕截图，另一种方法是测量传输线路脉冲(TLP)来评估ESD钳位性能。由于ESD事件是一个很短的瞬态脉冲，TLP可以测量电流与电压(I-V)数据，其中每个数据点都是从短方脉冲获得的。TLP I-V曲线和参数可以用来比较不同TVS器件的属性，也可用于预测电路的ESD钳位性能。
图3：典型TLP I-V曲线图
安森美半导体提供的高速接口ESD保护?；て骷笕萦辛街掷嘈?。第一类最容易实现，被称为传统设计?；ぁＴ谡庵掷嘈蜕杓浦?，信号线在器件下运行。这些器件通常是电容最低的产品。
二、采用PicoGuard XS技术的产品。
这种类型设计使用阻抗匹配(Impedance Matched)电路，可保证100 Ω的阻抗，相当于电容为零。这类设计无需并联电感，有助于最大限度地减少封装引起的ESD电压尖峰。
图4：传统方法与PicoGuard XS设计方法的对比
三、总结
安森美半导体的?；ず吐瞬ń饩龇桨妇诖彻栊酒ひ占际酢Ｏ啾戎?，其它类型的低成本无源解决方案使用的是陶瓷、铁氧体和多层压敏电阻(MLV)组合的材料。这类器件通常ESD钳位性能较差。在某些情况下，传递给下游器件的能量可能比安森美半导体解决方案低一个量级。一些采用旧有技术的产品甚至可能在小量ESD冲击后出现劣化并变得更糟。由于其材料性质，一些无源器件往往表现出温度的不一致性，从而降低了终端系统在标准消费温度和环境温度范围内运行的可靠性。
