【导读】10纳米以下节点的技术突破成为行业发展的关键门槛。三星电子与三星综合技术院联手，在IEEE国际电子器件会议上公布了——可用于10纳米以下制程DRAM的高耐热核心技术，为这一领域带来了历史性突破。这项以非晶态铟镓氧化物材料为核心的创新，不仅攻克了CoP架构量产的高温工艺难题，更以扎实的稳定性数据为0a、0b世代DRAM的商用铺平道路，其对全球存储芯片行业的重构价值值得深入关注。
IT之家 12 月 17 日消息，据 TheElec，三星电子与三星综合技术院（SAIT）于当地时间 12 月 10 日在旧金山举行的 IEEE 国际电子器件会议（IEDM）上，公开了一项用于实现 10 nm 以下制程 DRAM 的核心技术，相关技术有望应用于 0a 或 0b 世代 DRAM 产品。
相关成果以“用于 10nm 以下 Cell-on-Periphery（CoP）垂直沟道 DRAM 晶体管的高耐热非晶氧化物半导体晶体管”为题发表。
该 DRAM 结构采用 CoP 架构，即将存储单元垂直堆叠在外围电路之上。以往在该结构中，由于在存储单元堆叠工艺过程中会产生约 550 ℃ 的高温，位于下层的外围晶体管容易受损，导致性能下降。
三星电子通过采用非晶态铟镓氧化物（InGaO）材料解决了这一问题。“我们首次演示了可耐受 550 摄氏度高温、沟道长度为 100 纳米的非晶 InGaO 基高耐热垂直沟道晶体管（VCT），并支持将该晶体管集成到单片式（Monolithic）CoP DRAM 架构中?！?/p>
沟道是半导体晶体管中电子流动的路径，其长度指源极与漏极电极之间的距离。沟道越短，电子移动距离越小，晶体管开关速度越快，功耗也越低，同时晶体管尺寸得以缩小，从而实现更高的集成度。
三星电子进一步说明：“在 550 摄氏度的氮气热处理（退火）工艺后，器件的阈值电压变化（ΔVt）保持在 0.1 eV 以内，漏极电流几乎没有出现退化?！?/p>
材料革新打破工艺桎梏，成为超微缩DRAM的核心密钥。三星选择非晶态铟镓氧化物（InGaO）作为晶体管核心材料，并非简单的替代尝试，而是精准瞄准CoP架构量产的最大痛点——550℃高温损伤问题。这种材料构建的垂直沟道晶体管（VCT），在经历同规格高温退火工艺后，阈值电压变化控制在0.1eV内且漏极电流无明显退化，彻底解决了存储单元与外围电路垂直集成的“热兼容”难题。
CoP架构的垂直创新与短沟道设计，构建高密度存储双重优势。此次技术突破实现了“架构革新+性能优化”的双重升级：CoP架构通过存储单元垂直堆叠，打破了传统分离式架构的空间限制，而100纳米的短沟道设计则从晶体管核心性能发力——更短的电子流动路径直接提升开关速度、降低功耗，同时缩小器件尺寸，二者结合让超微缩制程下的高集成度与高性能形成正向循环，为0a/0b世代DRAM奠定了“空间省、效率高”的底层优势。
量化数据支撑技术可靠性，加速实验室成果向商用转化。与单纯的技术概念发布不同，三星此次同步披露的多项核心性能数据，成为技术可行性的有力背书。从550℃高温下的电学参数稳定性，到材料特性与器件性能的关联验证，这种“技术突破+数据佐证”的模式，不仅增强了行业对该技术的信任度，更缩短了工艺优化、良率提升的探索周期。
