桃花源qm花论坛(品茶),凤楼阁论坛官网入口网址,一品楼品凤楼论坛最新动态,风楼阁全国信息2024登录入口

降低高速DSP系统设计中的电源噪声

本文说明交扰、锁相环(PLL)、去耦/体电容器在降低噪声中的重要性。

2009-03-23

ADF4350：ADI内置片上低噪声VCO的锁相环

ADF4350是一款内置片上低噪声压控振荡器（VCO）的锁相环（PLL）

2009-01-05

安森美半导体完整时钟解决方案满足时钟市场更高要求

安森美半导体（ON Semiconductor，美国纳斯达克上市代号：ONNN）不断开发和拓展完整的时钟解决方案?；谠谒?、CMOS和0.18μm硅锗（SiGe）BiCMOS工艺上先进的锁相环（PLL）电路布局和设计专业技术，安森美半导体25年来一直在最低抖动和skew时钟分配性能方面领先业界

2008-11-07

锁相频率合成器ADF4360-4及其在WLAN混频电路中的应用

本文主要讲了锁相环频率合成器ADF4360-4，以及应用设计实例。

2008-10-31

LMDS射频单元锁相环式本振源设计

介绍了一种微波波段的固定频率振荡器的系统设计方案、主要电路单元设计以及系统测试结果。采用分频式锁相环技术设计VCO锁相点频源来获得高稳定度、低相位噪声的输出信号。在LMDS射频收发单元中，该频率振荡器将作为一个提供11.776GHz稳定信号的本地振荡源。

2008-10-30

NBXxxxx：安森美高性能单频和双频晶体振荡器模块

安森美半导体扩充了高性能时钟和数据管理产品系列，推出九款基于锁相环(PLL)的新PureEdge时钟模块，替代晶体振荡器(XO)。NBXxxxx系列非常适用于高速网络、电信和高端计算应用。

2008-05-07

锁相环（PLL）是什么 ？ 锁相环原理及锁相环原理图

1970-01-01