- 当今的集成电路的外部?；ひ?/strong>
- 评估ESD?；さ挠行?/strong>
- PicoGuard® X S技术、硅技术与无源技术比较
- 维持信号完整性、电磁干扰与浪涌保护
随着SoC特征尺寸的减小，器件更易遭受ESD损伤，越来越多纤薄型工业设计更注重小外形封装中的ESD及EMI性能。且?；て骷匦胪耆?ldquo;透明”，不能降低信号完整性，安森美采用先进技术的电路保护方案让我们知道：ESD有效性和信号完整性可以得到评估和证明。
静电放电(ESD)保护及电磁干扰(EMI)正在成为所有电气设备越来越重要的考虑因素。消费者要求的更多功能特性及纤薄型工业设计要求更加注重小外形封装之中的ESD及EMI性能。
外部?；ひ?/strong>
业界正在采用最先进的技术制造先进的系统级芯片(SoC)。设计人员为了优化功能及芯片尺寸，正在持续不断地减小其芯片设计的最小特征尺寸。但相应的代价是什么？就是特征尺寸的减小，导致器件更易于遭受ESD损伤。
当今的集成电路(IC)给?；すδ芩粝碌纳杓拼翱谝丫跣?。如图1所示，IC有预期的电压及电流工作区域，环绕此区域的是安全过压区。ESD?；け匦朐诎踩辜肮髑ぷ鳌Ｋ孀乓到缜飨蛞愿〖负纬叽绾透偷缪怪圃旄冉鳬C，IC的安全工作区也在缩小。
在以前的IC中，设计人员足以选择可在IEC61000-4-2ESD规范规定的ESD冲击下轻易存续的保护产品。因此，大多数?；げ饭娓袷榻隽谐龆疃ù嫘燃?如保护器件可在IEC61000-4-2 8 kV 4级接触式放电条件下存续)。但这并未显示?；て骷诒；っ舾械缏肥钡挠行С潭取Ｓ行SD?；さ墓丶窍拗艵SD事件期间的电压，令其处于给定芯片组的安全电压窗口内。ESD?；げ肥迪钟行SD?；さ姆绞剑窃贓SD事件期间提供接地的低阻抗电流路径，如图1所示；用于新集成电路的?；げ沸枰偷亩杩?Rdyn)，从而避免可能导致损伤的电压。由于给?；すδ芩舻纳杓拼翱诩跣。≡窬哂械投杩沟腅SD?；げ繁涞酶又匾?，以此确保钳位电压不超过新芯片组的安全保护窗口。因此，ESD?；げ饭┯ι瘫匦胩峁┍；げ酚行缘男畔?，而非仅是?；げ纷陨淼拇嫘燃?。
评估ESD?；さ挠行?/strong>
安森美半导体使用两种方法来显示ESD?；さ挠行裕篍SD屏幕截图及传输线路脉冲(TLP)测量。ESD屏幕截图方法捕获?；げ吩诒皇┘覫EC 61000-4-2 ESD应力(通常为8 kV接触放电)时的电压。图2中所示的屏幕截图显示了安森美半导体的?；て骷谠馐? kV应力条件下在10纳秒(ns)时间内将电压钳位至20 V以下。屏幕截图提供形象直观的保护产品有效性视图，特别适合于比较针对相同应用的两款产品。安森美半导体的应用注释AND8307/D简述了屏幕捕获数据。但屏幕截图并不支持解析出描述?；げ沸阅艿幕〔问LP方法则提供更加量化的ESD?；て骷行院饬渴侄?。
下页内容：PicoGuard® X S技术、硅技术与无源技术比较
[page]
TLP方法创建电流-电压(I-V)曲线，其中各个数据点是采用与ESD事件在电流波形及脉冲宽度方面密切匹配的方形脉冲获得的。TLP脉冲宽度通常为100 ns，脉冲幅度最高达40 A。图3显示了TLP I-V曲线示例，其中比较了旨在用于相同应用的安森美半导体产品与竞争对手产品。与竞争器件相比，安森美半导体产品以更低的电压导通，且动态阻抗低得多。TLP I-V曲线以及由此提取来的参数能用于比较不同ESD保护器件的特性，并能用于预测电路的ESD钳位性能。能够从TLP数据提取出来的参数包括特定电流电平的钳位电压值以及动态阻抗和电压截距。安森美半导体应用注释AND9006/D详细阐释了TLP技术，而应用注释AND9007/D介绍了由TLP测量解析出来的规格参数。
PicoGuard® X S技术
传统ESD?；げ诽霸谛藕抛呦哂氲刂?，在信号路径上不会产生中断。为了将高速数据线路的信号完整性下降问题减至最轻，电容必须最小化，如图4所示。
安森美半导体优异的PicoGuard XS技术通过使信号路径穿越?；げ罚峁┳杩蛊ヅ涞男藕怕肪?，故而消除了信号完整性问题，如图4所示。PicoGuard XS技术平衡了封装串联电感与?；ざ艿缛荩峁┘训?00 Ω信号路径，与印制电路板(PCB)上走线的阻抗匹配。此外，这种设计事实上省下了与?；ざ艽牡绺?，因而将ESD事件起始阶段的封装引致电压尖峰减至最小。
硅技术与无源技术比较
安森美半导体的?；ぜ奥瞬ǚ桨富谙冉墓韫ひ?。相比较而言，其它几种低成本无源方案结合使用了陶瓷、铁氧体及多层压敏电阻(MLV)材料。这些类型器件传统上ESD钳位性能较弱。在某些无源方案中，下游器件会遭受的电压比安森美半导体硅方案高出一个或多个数量级，如图5中的ESD屏幕截图所示，其中比较了安森美半导体硅方案与竞争技术在8 kV ESD应力条件下的表现。竞争技术的导通电压如此之高，以致于它根本不会激活，所测的电压只不过是在50 Ω测量电路上的电压降。其它一些更老技术甚至在经历较少几次ESD冲击后性能就会下降。由于材料成分原因，某些无源器件往往在不同温度条件下的性能表现不一致，因此在恶劣环境下的可靠性更低。
下页内容：维持信号完整性
[page]
维持信号完整性
ESD及EMI方案用于?；は低?，抵御或滤除有损系统整体性能的无用信号。在系统正常工作期间，?；て骷坏媒档托藕磐暾浴；欢灾?，它们必须完全“透明”。展示?；げ凡换峤档托藕磐暾允侵匾?。安森美半导体使用几种不同方法来展示产品不会降低信号完整性。
衡量信号完整性效应的一种方式是使用S参数插入损耗图，如图6所示。S21图显示了不同频率条件下的功率损耗测量结果。它们显示了特定器件在特定设计中的工作特性。S参数图也衡量滤波器的频率响应，如第5页中有关共模滤波器的图9所示。
一种经典的高速数据信号之信号完整性展示方式是眼图，如图7所示，其中比较了采用及没有采用安森美半导体ESD?；げ返男藕?。随时钟变化的数字信号的伪随机图案以时间轴建立在数字存储示波器上。高质量的信号将显示出较大的眼形张开区域，此区域处于不同的数据过渡段的中间。高速接口标准规范定义了位于眼图中间的六边形模板(mask)。数据图案不得穿越模板，因此确保能够准确无误地读取数据。也能够通过眼图快速地查看及测量信号的其它关键参数。?；げ返拇嬖诘贾碌难弁贾柿肯陆当匦爰。拖癜采腊氲继錏SD?；て骷难弁寄茄?。
在某些情况下，为了提供最高性能，阻抗匹配对于接口标准至关重要，这些情况下可以采用时域反射计(TDR)测量。TDR显示完整信号路径的特征阻抗，包括给定?；せ蚵瞬ǚ桨付宰杩沟挠跋?。USB及HDMI等大多数高速信号标准规定了可以接受的TDR差分阻抗测量值。
电磁干扰(EMI)
安森美半导体提供两种类型的EMI滤波器，分别是单端滤波器及共模滤波器。单端滤波器采用不同阵列配置来制造，用于并行接口。这些滤波器包括用于音频等低速信号的通用电阻-电容(RC)型滤波器和用于较高速度及功率敏感型接口的电感-电容(LC)型滤波器。低通滤波器提供700 MHz至最高6 GHz范围的截止频率。截止频率如第5页中图8所示的S21图所示。单端滤波器无法满足高速差分接口的需求。差分接口拥有固有的噪声抑制，但它们不能完全免受可能存在于来自外部源的共模噪声的影响，亦不能防止接口信号辐射至系统其它元件。
下页内容：电磁干扰与浪涌?；?/strong>
[page]
这些应用中能使用共模滤波器(CMF)来消除不想要的共模噪声，并防止高速信号辐射有害的共模噪声信号至系统其它元件。同时，CMF还使想要的高速数据事实上不受影响地通过。典型的CMF特性如图9所示，图中显示消除了共模噪声，同时支持差模信号无损通过。
浪涌保护
除了?；っ馐蹺SD冲击影响，安森美半导体还提供保护免受由雷击或电力线交叉故障导致的浪涌冲击影响的方案。广泛用于多种消费及电信/网络设备中的一种常见接口是10/100BASE-T和1000BASE-T以太网协议的RJ45接口。它包含4对差分数据线路，每条线路承载最高250 Mbps的数据率。此接口的额定浪涌等级通常遵循的是建筑内部标准。这类接口的?；ど婕暗饺繁：嵯?金属或差分)浪涌冲击不会损伤下行敏感芯片组，例如物理层芯片。提供这种?；さ姆椒ㄊ侵鹣呗?就各对线路而言)连接分流?；ぴ胂挠泻擞磕芰看浠刂晾擞吭?。
对于较低数据率(10/100BASE-T)而言，安森美半导体结合提供称作晶闸管浪涌?；て骷?TSPD)的消弧(crowbar)器件和类似于ESD保护中所使用元件的瞬态电压抑制器(TVS)器件。TSPD的优势是钳位电压较低及具有更大浪涌电流能力；例如，它们符合GR-108910/1000 μs标准的100 A要求。因此，它们适合于初级侧?；?，即“线路侧”?；?。
TVS钳位器件支持8/20 μs脉冲浪涌等级，常用于第三级或物理层芯片侧(PHY)的保护，旨在捕获及安全地泄放任何残余浪涌脉冲。图10所示的是施加在安森美半导体新的TVS产品上的8/20 μs浪涌电流时域图，以及时域响应电压，清晰显示了安森美半导体方案相较于竞争器件的优越性。
结论
上述简介中概括了安森美半导体?；ぜ奥瞬ú返闹匾卣?。后面将按接口介绍具体产品，并附上方便产品选择的指引。
未完待续……
